Student (m/w/d): Performance-Räume analoger CMOS-Schaltungstopologien

Im Gegensatz zum digitalen Schaltungsentwurf, wo Synthese und Layout weitgehend automatisiert sind, erfolgt der Analogschaltungsentwurf nach wie vor überwiegend manuell. Mit dem Ziel, die Entwurfszeiten zu verkürzen, arbeiten wir an Methoden zur Automatisierung des analogen Schaltungs- und Systementwurfs.

Nachdem die Architektur des analogen Systems (z.B. Empfänger oder Frontend) festgelegt ist und die Anforderungen an die einzelnen Schaltungsblöcke ermittelt sind, wird nach geeigneten Schaltungstopologien gesucht, mit denen sich die Spezifikationen realisieren lassen. Um aus einer Bibliothek von verschiedenen Topologien die passende Topologie auswählen zu können, müssen die Performance-Bereiche jeder Topologie bekannt sein, d.h. welche Wertebereiche bestimmter Leistungsparameter (z.B. Verstärkung, Bandbreite) erzielbar sind.

In dieser Arbeit soll eine Vorgehensweise zur praktischen Bestimmung der Performance-Räume von analogen CMOS-Schaltungstopologien konzipiert werden. Dies soll mit möglichst geringem Rechenaufwand erreicht werden. Außerdem sollen die ermittelten Daten mithilfe von Python ausgelesen und weiterverarbeitet werden. Wir empfehlen die Verwendung von SPICE für die Durchführung der Simulationen. Des Weiteren steht die Cadence-Entwurfsumgebung zur Verfügung. Für eine ausgewählte Schaltungstopologie, die bereits in unseren ASIC-Projekten eingesetzt wurde, soll dann der Performance-Raum bestimmt werden.

• Einarbeitung in die theoretischen Grundlagen von Performance-Räumen (Literatur, Gespräche)
• Einrichtung der Simulations- und Auswertungssoftware
• Ausarbeitung eines Konzepts zur effizienten Bestimmung von Performance-Räumen (mit Cadence, Python und SPICE)
• Auswahl einer beispielhaften Schaltungstopologie, die hinsichtlich ihres Performance-Raums charakterisiert werden soll
• Dokumentation in Form eines Berichts oder einer Abschlussarbeit